Afkorting van `Microprocessor without Interlocked Pipeline Stages`. Is een bepaald soort RISC-architectuur, waarbij geen interlocks in de pijplijn niveaus kunnen optreden. Bekende processoren die volgens deze architectuur werken zijn de R2000- tot en met R4000-serie van Siemens.
Gevonden op
https://www.encyclo.nl/lokaal/10511
Afkorting van `Microprocessor without Interlocked Pipeline Stages`. Is een bepaald soort RISC-architectuur, waarbij geen interlocks in de pijplijn niveaus kunnen optreden. Bekende processoren die volgens deze architectuur werken zijn de R2000- tot en met R4000-serie van Siemens.
Gevonden op
https://www.encyclo.nl/lokaal/10511
Geen exacte overeenkomst gevonden.
